본 발명은 플래시 메모리 소자에 관한 것으로서, 특히 극소(또는 나노) 크기의 게이트 길이를 갖는 플래시 메모리 소자의 문턱전압 산포 및 내구성 개선을 위한 새로운 형태의 플로팅 게이트 구조를 갖는 플래시 메모리 소자에 관한 것이다. 본 발명에 의하면, 반도체 기판 위에 터널링 절연막이 형성되고, 상기 결과물 위에 얇은 층의 제1 저장전극과 두꺼운 층의 제2 저장전극, 얇은 층의 제3 저장전극이 순차적으로 적층되어 다층구조의 플로팅 게이트가 정의되며, 상기 결과물 위에 전극간 절연막과 제어전극이 순차적으로 형성되고, 상기 결과물 양측벽 하부의 반도체 기판에 소스/드레인이 형성된 것을 특징으로 하는 플래시 메모리 소자를 제시한다. 따라서, 본 발명은 기존의 공정과 양립성을 갖도록 하며, 쉽게 구현이 가능하도록 함으로써 미래의 고집적 플래시 메모리에서 문턱전압의 산포 감소, 내구성의 증가 및 수율을 개선할 수 있다.

등록번호/일자 1006892030000 (2007.02.23)