본 발명은 고집적/고성능 DRAM을 구현하기 위한 셀 소자 기술로 셀 커패시터를 사용하지 않은 DRAM 소자 및 그 어레이에 관한 것이다. SOI (Silicon On Insulator) 기판에 구현된 기존의 1T DRAM 셀 소자에서, 채널 길이 축소화에 따라 짧은 채널효과가 발생하고 정보를 저장함에 따라서 "write 1"과 “write 0"의 차이가 줄어들어 센싱(sensing) 마진(margin)을 얻기가 어렵다는 단점이 있다. 이를 해결하기 위해 본 발명에서 제안된 셀 소자는 이중-게이트 소자 구조이고, 소자의 플로팅 바디 양쪽 중 하나의 게이트전극에 비휘발성 형태로 전하를 저장할 수 있는 기능을 갖는 제어전극을 구현한다. 이 비휘발성 형태로 전하저장이 가능한 제어전극에 의해 소자의 집적도와 특성 균일도, 그리고 센싱 마진이 개선된다. 또한 본 발명의 소자를 셀 어레이로 배치하는 다양한 방법을 제공하여 성능과 집적도를 갖도록 한다. 본 발명에 의하여 MOS 기반의 DRAM 셀 소자의 축소화 특성과 성능이 개선되고 메모리 용량이 증가하게 된다.

등록번호/일자 1008946830000 (2009.04.16)